ซัมซุงเปิดตัวกระบวนการผลิต 3 นาโนเมตร ใช้เทคนิคใหม่ GAAFET แทน FinFET

Samsung Electronics เปิดตัวเทคโนโลยีการผลิตเซมิคอนดักเตอร์ระดับ 3 นาโนเมตรแล้ว

เทคนิคของซัมซุงเรียกว่า 3GAE ถือเป็นกระบวนการแบบ 3nm Gate-All-Around (GAA) เวอร์ชัน 0.1 ที่เริ่มทดสอบกับคู่ค้าแล้ว หากเทียบกับกระบวนการ 7 นาโนเมตรในปัจจุบัน จะลดขนาดพื้นที่ชิปลงได้ 45% พร้อมใช้พลังงานน้อยลง 50% (ที่ประสิทธิภาพเท่าเดิม) หรือได้ประสิทธิภาพเพิ่มขึ้น 35% (ที่พลังงานเท่าเดิม)

การก้าวเข้าสู่โลกของ 3 นาโนเมตร ทำให้กระบวนการผลิตต้องเปลี่ยนจากเทคนิค FinFET ในปัจจุบัน ที่เปลี่ยนตัวเกตจากรูปครีบ (fin) มาเป็นเทคนิค Gate-All-Around (GAA) หรือ GAAFET ที่เป็นช่อง (channel) แทน (ดูภาพประกอบ)

เทคนิค GAA โดยทั่วไปใช้การวางเส้น nanowire ที่มีขนาดผอม ทำให้กระแสไฟผ่านได้น้อย แต่ซัมซุงได้คิดวิธีที่เรียกว่า MBCFET (Multi-Bridge Channel Field Effect Transistor) เปลี่ยนจากการวางเส้นมาเป็นวางแผ่น nanosheet ที่ให้กระแสไฟผ่านได้มากขึ้น (ดูภาพและคลิปประกอบ)

ซัมซุงยังไม่ได้ระบุช่วงเวลาว่า 3 นาโนเมตรจะพร้อมเมื่อไร แต่บอกคร่าวๆ ถึงแผนการลดขนาดกระบวนการผลิตดังนี้

• ครึ่งหลังของปี 2019 จะเริ่มผลิตขนาด 6 นาโนเมตรเป็นจำนวนมาก (mass production) และพัฒนากระบวนการผลิตขนาด 4 นาโนเมตร (ยังเป็น FinFET) เสร็จสิ้น
• ครึ่งแรกของปี 2020 จะเริ่มผลิตขนาด 5 นาโนเมตรเป็นจำนวนมาก

ที่มา - Samsung, Samsung