รายละเอียดสถาปัตยกรรม Xeon Phi มาแล้ว

by lew
2 September 2012 - 17:16

Intel Xeon Phi เปิดตัวมานาน แม้เราจะรู้ว่ามันเป็นชิปในตระกูล MIC แต่ก็ไม่เคยมีรายละเอียดออกมาจริงจังว่าสถาปัตยกรรมภายในเป็นอย่างไร แต่หลังจากงาน Hotchips ปีนี้อินเทลก็เริ่มเปิดเผยรายละเอียดภายในของ Phi แล้ว

George Chrysos หัวหน้าฝ่ายสถาปัตยกรรมของ Phi ระบุว่าการออกแบบทำเพื่อจุดมุ่งหมายสามประการ คือ

  1. ใช้สภาพแวดล้อมพัฒนาซอฟต์แวร์เดิมให้ได้มากที่สุด ในกรณีนี้คือ MPI, OpenMP, และ Vtune ของอินเทลเองจะใช้กับ Phi ได้แต่แรก
  2. รองรับเฉพาะแอพพลิเคชั่นที่ทำงานขนานหนักๆ เป็นหลัก
  3. ประสิทธิภาพต่อวัตต์ต้องดีที่สุด

    จุดที่น่าสนใจคือ Phi นั้นจะเหมือนเป็นเครื่องแยกออกไปต่างหากที่รันระบบปฎิบัติการของตัวเอง สามารถ telnet เข้าไปทำงานภายในได้ และการสื่อสารจากคอร์หลัก ต้องทำผ่าน socket เท่านั้น แต่เป็น socket ที่คุยผ่าน PCIe ดังนั้นความเร็วจะสูงมาก สำหรับคอมไพล์เลอร์นั้นใช้คอมไพล์เลอร์ของทางอินเทลที่มีให้ รองรับทั้ง C/C++, และ Fortran

บนตัวการ์ดนั้นมีแรมแบบ GDDR5 ในตัว 8GB และ แต่ละคอร์จะมีชุดประมวลผลแบบเวคเตอร์ความกว้างถึง 512 บิต แบ่งได้สองแบบคือ 32 บิต 16 ชุด หรือ 64 บิต 8 ชุด แต่ละคอร์เชื่อมต่อกันด้วยบัสที่เชื่อมต่อเป็นวงกลมสองทางที่ได้รับมาจาก Larrabee ตั้งแต่ปี 2008 (สมัยนั้นยังเปิดตัวในฐานะการ์ดกราฟิก)

อินเทลระบุว่า Phi เข้าไปอยู่ใน TOP500 เรียบร้อยแล้วในอันดับ 150 และถ้ามองจากรายการ Green 500 อินเทลจะอยู่อันดับที่ 21 ด้วยประสิทธิภาพ 1380.67 MFLOPS/W เฉือนชนะ Radeon ที่ทำได้ 1379.79 MFLOPS/W และ NVIDIA ที่ทำได้ 1266 MFLOPS/W ส่วน 20 อันดับแรกเป็นของ IBM Power BQC 16C 1.6GHz ทั้งหมดเกิน 2000MFLOPS/W

ถ้ามหาวิทยาลัยไหนได้รับการ์ดมาใช้งาน เขียนมาเล่าประสบการณ์การใช้งานแบ่งปันกันได้นะครับ

ที่มา - Intel

Under the Armor of Knights Corner: Intel MIC Architecture at Hotchips 2012 from IntelITS
Blognone Jobs Premium